Verilog и SystemVerilog: цифровая разработка и тестирование

Подготовка к собеседованиям по цифровому дизайну или стремление укрепить свои навыки языка описания оборудования могут быть невозможны без структурированной практики. Этот всеобъемлющий текстовый курс ликвидирует разрыв между теоретической цифровой логикой и написанием готового к производству кода Verilog и SystemVerilog. Вы пройдете путь от понимания основных ворот и комбинаторной логики до проектирования сложных последовательных схем, машин конечных состояний и испытательных стендов. Сосредоточив внимание на синтезируемом коде и практических сценариях тестирования кодирования, вы развиете умение решать проблемы, требуемые лучшими командами по разработке оборудования. Что вы узнаете: - Понять основные концепции цифрового дизайна, поведение оборудования и критическое различие между моделированием и синтезом - Написать чистый, синтезируемый код Verilog и SystemVerilog для комбинационных и последовательных схем - Разработка надежных машин конечных состояний (МКС) с использованием современных стандартов кодирования и безопасного кодирования состояний - Создание фундаментальных испытательных стендов для проверки ваших конструкций с использованием основных моделей и утверждений моделирования - Решение общих проблем тестирования кодирования аппаратного обеспечения, от пересечений часовых доменов до буферов FIFO - Применять современные методы линтинга и форматирования кода для обеспечения качества кода, соответствующего отраслевым стандартам Курс начинается с основных понятий и синтаксиса описания оборудования, постепенно проходя через комбинационные схемы, последовательные элементы и продвинутые шаблоны проектирования. Затем вы примените эти принципы к реалистичным задачам тестирования кодирования, анализируя оптимальные аппаратные реализации с помощью подробных текстовых объяснений и просмотров кода. Этот курс предназначен для начинающих инженеров цифрового дизайна, студентов компьютерной инженерии и специалистов, готовящихся к техническим интервью. Не требуется предварительного опыта работы с Verilog, хотя полезно иметь базовое понимание цифровых логических вычислений. Начните читать сегодня, чтобы овладеть HDL-шаблонами и стратегиями решения проблем, которые ищут лучшие работодатели.